Последователно паралелни ADC
Серийно-паралелните ADC са компромис между желанието за висока скорост и желанието да се направи с възможно най-ниската цена. Серийно-паралелните ADC заемат междинно положение в разделителна способност и скорост между паралелни ADC и последователно приближаващи се ADC. Последователно паралелните ADC се подразделят на многостепенни, многоциклични и конвейерни.
В многостепенен АЦП процесът на преобразуване на входния сигнал е разделен в пространството. Като пример, Фиг. 4 показва диаграма на двустепенен 8-битов ADC.
Горният ADC във веригата извършва грубо преобразуване на сигнала в четирите най-значими бита на изходния код. Цифровите сигнали от изхода ADC се подават към изходния регистър и едновременно към входа на 4-битов високоскоростен ЦАП. В много интегрални схеми на многостепенни АЦП (AD9042, AD9070 и др.) Този ЦАП се прави според схемата на сумиращите токове на диференциални превключватели, но някои (AD775, AD9040A и др.) Съдържат ЦАП със сумиращи напрежения. Остатъкът от изваждането на изходното напрежение на ЦАП от входното напрежение на веригата отива към входа на ADC2, чието референтно напрежение е 16 пъти по-малко от това на ADC1. В резултат на това квантът на ADC2 е 16 пъти по-малък от кванта на ADC1. Този остатък, оцифран от ADC2, е четирите най-малко значими бита на изходния код. Разликата между ADC1 и ADC2 се крие главно в изискването за точност: ADC1 трябва да има същата точност като 8-битов преобразувател, докато ADC2 може да има 4-битова точност.
Приблизително приблизителните и точни стойности, разбира се, трябва да съответстват на същото входно напрежение Uin (tj). Въпреки това, поради наличието на закъснение на сигнала в първия етап, настъпва закъснение във времето. Следователно, когато се използва този метод, входното напрежение трябва да се поддържа постоянно от устройството за задържане на пробата, докато се получи целият номер.
Многоциклични серийно-паралелни ADC
Нека разгледаме пример за 8-битов серийно-паралелен ADC, свързан с вида на многоцикличния (Фиг. 5). Тук процесът на преобразуване е разделен във времето.
Преобразувателят се състои от 4-битов паралелен ADC, квантът h на който се определя от референтното напрежение, 4-битов ЦАП и контролен блок. Ако максималният входен сигнал е 2,56 V, тогава в първия тактов цикъл преобразувателят работи със стъпка на квантуване h1 = 0,16 V. По това време входният код на ЦАП е нула. Контролният блок изпраща думата, получена от ADC в първия тактов цикъл, до четирите най-значими бита на изходния регистър, подава тази дума към входа на ЦАП и намалява референтното напрежение на ADC с 16 пъти. По този начин, във втория цикъл, стъпката на квантуване е h2 = 0,01 V и остатъкът, образуван при изваждане на изходното напрежение на ЦАП от входното напрежение на веригата, ще бъде преобразуван в най-малко значимия хапка на изходната дума.