Интегрална схема IR2110
Интегралната схема IR 2110, произведена от International Rectifier, е драйвер за два MOS или IGBT силови транзистора, които работят при високо напрежение (до 500 V) и високи честоти на превключване. Като възможни приложения могат да бъдат направени преобразуватели на напрежение, управляващи вериги за двигатели с постоянен ток, хеликоптери с различни варианти на управление. Драйверът може да се използва и в инсталации, където е реализиран ШИМ контрол (импулсна модулация във времето).
В сравнение с класическите схеми, с дискретни компоненти, за управление на силовите транзистори, схемата IR 2110 предлага превъзходни характеристики и съоръжения (много висока скорост на превключване, ниска разсейвана мощност, компактност, използване на няколко допълнителни компонента). В режим BOOSTRAP (вижте приложенията по-долу), веригата може да работи при превключване на честоти от няколко Hz на стотици kHz.
За да го използвате правилно, без прекалено теоретизиране, е необходимо да представите вътрешната архитектура (блок-схема), представена на Фигура 1.
Схемата се състои от два вътрешни канала, един LOW и друг HIGH (отдолу и отгоре), чрез които чрез приемане на логическите контролни сигнали (с TTL/CMOS съвместими нива) и тяхната вътрешна обработка се получават контролни сигнали за двата силови транзистора, сигнали, които се прилагат директно към техните мрежи. Двата силови транзистора могат да се управляват независимо. По принцип верижните изходи (HO и LO) "следват" управляващите входове (HIN и LIN), като се вземат предвид възникналите закъснения (Фигура 2 и 3).
Входните сигнали (HIN и LIN) са логически сигнали с прагове на преход, пропорционални на захранващото напрежение на управляващата логика (VDD = 3 ... 20 V) (виж таблици 1-4). След блоковата диаграма се установява, че входовете използват тригери на Schmitt (като буфери) с хистерезисна лента от 0,1 VDD, за да се имунизират срещу шум и да приемат бавно нарастващи импулси. Времената на забавяне на разпространението са еднакви и за двата канала, като равенството се постига със закъснителния блок (DELAY) на НИСКИЯ канал, с типични стойности от 120 ns при провеждането на транзистора и 95 ns при неговото блокиране.
Двата HO и LO изхода могат да бъдат деактивирани (управлението на транзистора е блокирано) с помощта на логически сигнал SD (изключване), активен на логика „1“ (вижте фигура 2). При превключване обратно към този логически сигнал „0”, първият управляващ импулс, пристигнал към HlN или LIN, нулира RS тригера на входа и каналът се активира отново. Тази функция помага да се приложат защити от свръхток на транзистори (вж. Приложения).
Входните сигнали HIN и LlN, както и сигналът SHUTDOWN (SD) са свързани с масата на управляващата логика VSS (извод 13), като захранващото му напрежение е VDD (извод 9).
НИСКИЯТ канал има като референтен потенциал (земя) клема 2, обозначена със COM. Неговото захранване се извършва с VCC напрежение (щифт 3), а LO изходът (щифт 1) по отношение на COM осигурява контролния сигнал за транзистора с по-ниска мощност.
Каналът HIGH се захранва с напрежение VB (щифт 6) спрямо VS (щифт 5), което е изолирано заземяване. Управляващото напрежение на горната транзисторна мрежа се събира от клема 7 (HO) спрямо изолираната маса VS.
Блоковете за смяна на нивото (VDD/VCC LEVEL SHIFT) извършват „преобразуването“ на управляващите логически сигнали от входа в сигнали със стойности, базирани на VCC, свързани със COM земята. Това са схеми с висока устойчивост на шум, така че шумът, генериран от превключване на изхода на драйвера, не влияе на неговата логика на управление.
В MOS транзисторите намаляването на напрежението на управляващата мрежа под определена стойност води до увеличаване на RDS-ON съпротивлението, с ефект на разсейване на големи мощности от тях. За да ги избегнат, блоковете UVDETECT (UnderVoltage Detector) откриват спад на напрежението под прага от 8,6/8,2 V и възпрепятстват управлението на транзисторите.
Особеност на интегралната схема е използването й в режим BOOSTRAP (икономичен режим). По принцип, HIGH каналът не се доставя отделно с изолиран източник на напрежение, а чрез бустрастрап връзка (вж. Приложения). Кондензаторът CBOOT е свързан между VB и VS. Докато горният транзистор е блокиран, кондензаторът се зарежда от VCC през диод. Необходимо е да се гарантира, че VS (терминал 5) е свързан към COM масата през това време на зареждане чрез отваряне на долния транзистор. Енергията, необходима за прилагане на контрола върху решетката на горния транзистор, за да го приведе в проводимост, се взема от кондензатора на бустрата. В случай на различни приложения, трябва да се вземе предвид, че заземяването на VS трябва да се извършва в точно определени часове, за да се избегнат къси съединения.
Следователно използването с бустрастрап връзка не винаги е възможно, поради което HIGH каналът може да бъде снабден с изолиран източник на напрежение.
2. Параметри
Абсолютни максимални стойности (напреженията са свързани с COM) - Таблица 1;
Препоръчителни работни условия - Таблица 2, Фигура 4 и Фигура 5.
Динамични електрически характеристики (VSS = COM). Времената се измерват в ns и се отнасят до формите на вълните на Фигура 3 - Таблица 3.
Статични електрически характеристики - Таблица 4.
Значение на щифтовете на капсулата - Фигура 6.
3. Приложения
Следните приложения (Фигури 7, 8, 9, 10) представляват някои от възможните приложения на интегралната схема, като всички използват връзката за зареждане.
В зависимост от нуждите на потребителя, той може да бъде заменен с изолиран източник на напрежение. Изчисляването на капацитета на CBOOT се извършва, както следва:
- когато знаем, че електрическото натоварване трябва да се прехвърли върху решетката на транзистора за влизането му в проводимост:
-за дълги периоди на съхранение при шофиране трябва да бъде:
където IQBS е токът, погълнат от HIGH канала. Стойността на CBOOT = 0.1uF обхваща диапазон на употреба до 5 kHz.
Диодът, използван за зареждане на CBOOT, трябва да бъде бърз диод с нисък паразитен капацитет при обратно свързване.
Фигура 7 показва преобразувател на напрежение тип Buck. В зависимост от честотата и коефициента на запълване на сигнала, подаден на вход 10 (HIN) на натоварването, се получава регулируемо напрежение от 0… 500 V.
На фигура 8 има и преобразувател на напрежение, но от тип НАПРЕД. Входовете HIN и LIN са свързани заедно. Два транзистора се управляват, за да се получи регулируемо напрежение на товар.
Фигура 9 е проста диаграма за управление на трифазен двигател с помощта на IGBT транзистори. Управлението на силовите транзистори се извършва с три драйвера IR 2110. 6-те входни сигнала (HIN и LIN) трябва да бъдат корелирани помежду си според избрания вариант на управление.
Фигура 10 показва схемата на задвижване на двигател с постоянен ток. Тук също трябва да бъде избран вариант на управление, според който входните сигнали се корелират, контролирайки скоростта. НИСКИТЕ изходи на двата интегрирани контрола управляват всеки SENSE FET силов транзистор, от който се взема текущата информация. Блокът CURRENT SENSING е компаратор между фиксирано напрежение и напрежение на резистор, преминало от част от изтичащия ток на транзисторите. Изходът на компаратора активира SD входа, когато двете напрежения станат равни поради увеличаването на тока. Това спира управлението на транзисторите, като ги предпазва от свръхток.
Библиография:
*** Международен токоизправител, бележки за приложение, HV плаващ MOS-GATE DRIVER IC - лист с данни IR-2110