Деактивирайте импулсите на часовника
Тези блокиращи напрежения могат да се използват за деактивиране на тактови импулси и други осцилатори, които могат да се появят на входовете на тествания компонент. Схемата по-долу е типична за тактовите схеми на процесора - прилагането на логически ниски блокиращи напрежения, успоредни на кристала, нарушава генерирането.
Часовите импулси често преминават през задействащи вериги, които действат като разделители на честотата и също така служат за оформяне и буфериране на сигнали. Можете да предотвратите преминаването на импулси през тях, като поставите блокиращи напрежения на веригите на портата или входовете SET и RESET на тези интегрални схеми. Ако е възможно, всички вериги на часовника трябва да бъдат изключени по време на тестването. Точното и точно изпълнение на пътуването позволява тестване на ниво компонент.
Деактивирайте буферите на шината.
В типична микропроцесорна система процесорът е изолиран от останалата част на системата с помощта на буфери на шината (например, като се използва приемо-предавател 74245). Блокирането на буфери често е ефективно средство за изключване на свързаните към шината компоненти.
Цикъл до опция Pass
Ако по време на тестването е невъзможно да се локализират приемливи места на блокиращо напрежение (например при липса на документация за тестваното устройство), просто поставете клипса на локализатора върху тествания компонент и използвайте режима Loop до Pass (непрекъснато тестване до положителен резултат) - когато получите резултат Pass, можете да прочетете, че тестваният компонент няма дефекти.