Синхронни броячи
В разгледаните схеми на честотни делители скоростта на цялата верига се определя от времето на разпространение на сигнала от входа до изхода на най-значимия бит. В този случай се оказва, че колкото по-голямо е необходимото съотношение на разделяне, толкова повече двоични цифри на брояча са необходими за изпълнението на този разделител. Колкото по-дълго е необходимо, за да се разпространи сигналът от входа за синхронизация на брояча до изхода му, и толкова по-малка ще бъде граничната честота, която може да бъде приложена към входа на този разделител.
Първата схема, която ще разгледаме, е верига на пръстеномер. Такъв брояч може да бъде изграден въз основа на регистър за смяна. Веригата на пръстеномера е показана на фигура 13.4.
Фигура 13.4 Схема на пръстенен брояч.
Нека да разгледаме как работи тази схема. Нека първоначално в брояча се запише числото 002. След първия импулс на часовника състоянието на брояча ще бъде равно на 102, след второто - 112. Времевите диаграми на тази схема са показани на фигура 13.5.
13.5 - Времеви диаграми до брояча на пръстените.
В резултат на анализа на времевите диаграми може да се определи, че коефициентът на разделяне на веригата на пръстеномера ще бъде равен на: Kd = 2 * n.
За да се избегне неправилна работа на измервателния уред, в този измервателен уред може да се въведе правилна схема за управление на работата. В най-простия случай това може да бъде обикновен логически елемент „NAND“. Този елемент ще контролира състоянието на брояча, съответстващо на единици във всичките му цифри. Диаграма на 2-битов измервателен уред с верига за проверка на коректността на неговата работа е показана на фигура 13.6.
Фигура 13.6 - Схема на 2-битов брояч с проверка на коректността на неговата работа.
В тази схема броячите се запълват последователно с такива, когато импулсите пристигнат на входа на часовника. Веднага след като всички джапанки се запълнят с такива, логическото нулево ниво ще се появи на изхода на порта „2NOT”. Когато пристигне следващият импулс на часовника, тази нула ще бъде записана на първия тригер на брояча. В бъдеще работата на брояча се повтаря. Времевите диаграми на сигналите на изходите на този брояч са показани на фигура 13.7.
Фигура 13.7 - Диаграми на времето.
Декодер - преобразувател на код, който преобразува входни двоични кодове в изходен унитарен код. Унитарният код на двоично n - битово число е представен от 2n бита, само един от битовете от които е 1 (или 0). Условното описание на декодера се дава от формулата nxm (n по m), за пълен декодер това е формулата nx2n. Примери за пълни са декодерите: 1x2, 2x4, 3x8, 4x16.
Нека разгледаме един пример. Нека съставим таблица, в която всеки изходен сигнал е свързан с последователност от два входни сигнала.
Фигура 9.1 - Таблица на истината
Въз основа на тази таблица на истината съставяме формула за функции A, B, C и D:
Въз основа на получените функции ще изградим логическа схема. Схемата трябва да има два входа и четири изхода.
Фигура 9.2 - Логическа диаграма на декодера
Мултиплексор
Мултиплексорът обикновено включва двоичен декодер, както е показано на фигура 10.1. Това дава възможност за управление на превключването на информационните входове с помощта на двоични кодове, подадени към управляващите входове. Броят на информационните входове в такива вериги се избира като кратно на степен на две.
Фигура 10.1 - Схема на свързване на мултиплексор с декодер
Фигура 10.2 - Мултиплексор с четири входа
Демултиплексор
Демултиплексорите са устройства, които позволяват един вход да бъде свързан към множество изходи. Демултиплексорът може да бъде изграден въз основа на абсолютно същата логика "И", както при изграждането на мултиплексора. Значителна разлика от мултиплексора е възможността за комбиниране на няколко входа в един без допълнителни схеми. За да се увеличи капацитетът на натоварване на микросхемата, по-добре е да поставите инвертор на входа на демултиплексора, за да усилите входния сигнал.
Схемата на демултиплексора е показана на фигура 1.1. В тази схема се използва двоичен декодер за избор на конкретен изход на демултиплексор, както в мултиплексор.
Фигура 11.1 - Диаграма на демултиплексор
Ако обаче разгледаме схематичната диаграма на самия декодер, тогава демултиплексорът може да бъде значително опростен. Съвсем лесно е да добавите още един вход - In към всеки логически елемент „И“, който е част от декодера. Това често се нарича декодер за разрешаване на работа. Конвенционалното графично изображение на демултиплексора е показано на фигура 11.2.
Фигура 11.2 Конвенционално графично обозначение на демултиплексор с четири изхода.
В това обозначение вход In е обозначен като вход E и изходите не са именувани по никакъв начин, а са оставени само техните номера.
Събирач
Суматорът е логическа оперативна единица, която извършва аритметично събиране на кодове от две числа. По време на аритметично събиране се извършват и други допълнителни операции: отчитане на знаците на числата, подравняване на подрежданията на термините и други подобни.
Суматорите са класифицирани според различни критерии:
1. В зависимост от системата за изчисление:
BCD (двоично кодиран)
Други (пример: амплитуда)
2. По броя на едновременно обработените цифри на добавените числа:
3. По броя на входовете и изходите на еднобитови двоични суматори:
Четвърти суматори, характеризиращи се с наличието на два входа, към които се доставят две едноцифрени числа, и един изход, при който се реализира тяхната аритметична сума;
Полусумари, характеризиращи се с наличието на два входа, към които се подават едноименните цифри от две числа, и два изхода: на единия се реализира аритметичната сума в дадена цифра, а на другия - прехвърляне към следваща (по-старша цифра);
Пълни еднобитови двоични суматори, характеризиращи се с наличието на три входа, които се подават с едни и същи битове от две добавени числа и носят от предишния (долния) бит и два изхода: единият реализира аритметичната сума в този бит и от друга - трансфер в следващия (по-старши ранг).
4. Според метода за представяне и обработка на добавените числа многоцифрените сумиращи се разделят на:
Последователни, при които обработката на числата се извършва последователно, бит по бит, на едно и също оборудване;
Паралелно, при което термините се добавят едновременно за всички категории и всяка категория има свое оборудване.
Изграждането на двоични суматори обикновено започва с суматор по модул 2. Фигура 14.1 показва таблицата на истинността на този суматор. Може да се получи въз основа на правилата за сумиране в двоична аритметика.
Фигура 14.1 - Таблица на истината на сумиращия модул 2.
Схемата на сумата по модул 2 е показана на фигура 14.2.
Фигура 14.2 - Схематична диаграма, която реализира таблицата на истинността на сумиращия модул 2.
Сумиращият модул 2 (за двоична аритметика неговата схема е същата като изключителната схема „ИЛИ“) е показан на диаграмите, както е показано на фигура 14.3.
Фигура 14.3. Изображение на верига, която изпълнява логическата функция на изключително "ИЛИ".
Сумарът по модул 2 извършва добавяне на пренос. Пълният двоичен суматор трябва да вземе предвид пренасянето, така че схемите са необходими за генериране на пренасяне към следващия бит. Таблицата на истината на такава схема, наречена половин суматор, е показана на фигура 14.4.
Фигура 14.4 - Таблица на истината на половин суматор.
Схематична диаграма, която реализира таблицата на истината на полусуматора, е показана на фигура 14.5. Половината суматор е показана на диаграмите, както е показано на фигура 14.6.
Фигура 14.5 - Схематична диаграма, която реализира таблицата на истината на половин суматор.
Фигура 14.6 - Изображение на половин суматор на диаграмите.
Веригата на полусумата формира трансфер към следващия бит, но не може да вземе предвид носенето от предишния бит, поради което се нарича полусума. Таблицата на истината на пълен двоичен едноцифрен суматор може да бъде получена от правилата за сумиране на двоични числа. Това е показано на фигура 14.7. Следното правило се използва при обозначаването на входовете: едноцифрени числа A и B се използват като входове; носенето е обозначено с буквата P; буквата I (съкратено от английската дума input) се използва за обозначаване на вход за прехвърляне; буквата O се използва за обозначаване на изхода за пренасяне (съкратено от английската дума output).
Фигура 14.7 - Таблица на истината на пълен двоичен едноцифрен суматор.
Според таблица 14.7 ще съставим схема на пълен двоичен едноцифрен суматор. Тази диаграма е показана на фигура 14.8. Тя може да бъде сведена до минимум, но това до известна степен усложнява принципите на конструиране на суматори, така че въпросите за минимизиране няма да бъдат разглеждани.
Фигура 14.8. Схематична диаграма, която реализира таблицата на истината на пълен двоичен едноцифрен суматор.
Пълният двоичен еднобитов суматор е показан на диаграмите, както е показано на фигура 14.9.
Фигура 14.9 Изображение на пълен двоичен еднобитов суматор на диаграмите.
За да получите многобитов суматор, е достатъчно да свържете входовете и изходите на носенето на съответните двоични цифри.