Натиснете превключвател

Изобретението се отнася до комутационни устройства и може да се използва в системи за управление, мониторинг, измерване, изчислителни устройства, комуникационни устройства в различни отрасли на техниката. Техническият резултат се състои в това, че устройството ви позволява да превключвате изходния сигнал без забавяне спрямо входния сигнал. Устройството контролира два серийни сигнала, използвайки един контролен канал. Превключвателят съдържа JK-тригер, два елемента И, ИЛИ елементи И - НЕ и линия за забавяне. 1 кал.

Известен превключвател/R-S-тригер /, описан например в [1], съдържащ два елемента NAND с кръстосана обратна връзка, два входа и два изхода. Недостатъците на такова устройство включват необходимостта от промяна на противоположните стойности на два входни сигнала на два канала за превключване на устройството в начално състояние/изключване /.

Известен също така превключвател/JK-тригер /, описан например в [2], който също съдържа два елемента И-НЕ с кръстосана обратна връзка, схема за управление на цифрови елементи/MECS/или транзистори, 5 входа и два изходи. Недостатъците на такова устройство включват превключване на устройството след края на управляващия сигнал, което създава забавяне на изходния сигнал спрямо входния.

Много цифрови системи обаче не толерират такова закъснение и изискват двутактов контрол на превключвателя на един канал/превключвател с памет /.

Устройството, описано в [2], е прието като прототип.

Целта на настоящото изобретение е да разшири функционалността, а именно способността да управлява превключвателя на един канал в два тактови цикъла и да елиминира закъснението на изходния сигнал спрямо входа.

Тази цел се постига от факта, че устройството допълнително включва един елемент с два входа И-НЕ, два елемента с два входа И, един елемент с три входа ИЛИ и една линия за забавяне.

На чертежа е показана схема на превключвател с натискане.

Устройството съдържа входен вход, изходен изход, JK-тригер 1, първия елемент с два входа И 2, елемент с три входа ИЛИ 3, линия за забавяне 4, елемент с два входа И НЕ 5 и втори елемент с два входа И 6. Входът In на устройството е свързан с входа C JK - спусък 1, първият вход на първия елемент с два входа AND 2 и вторият вход на елемента с два входа AND-NOT 5. Директният изход на JK-тригер 1 е свързан към първия вход на втория двувходен елемент А 6 и първия вход на двувходния елемент И-НЕ 5, изходът на който е свързан към вторият входът на втория двувходен елемент И 6. Изходите на първия 2 и втория 6 двувходни елемента И са свързани към първия и третия вход на тривходния елемент ИЛИ 3, съответно, и изхода на първия елемент А 2 също е свързан към входа на линията за забавяне 3, изходът на който е свързан към втория вход на тривходния елемент ИЛИ 3, чийто изход от своя страна е свързан с изхода на устройство.

Използването на J-K-flip-flop, елемент AND-NOT, два AND елементи, един OR елемент и една линия за забавяне за постигане на тази цел не е намерено в източниците. Устройството работи по следния начин. J-K-flip-flop 1 за реализиране на режима на броене трябва да има потенциален единичен сигнал на входовете J и K. Устройството се инициализира чрез прилагане на краткосрочен нулев сигнал към R входа с потенциален единичен сигнал на S входа на JK-тригер 1. В същото време се задава нулев сигнал на директния изход на JK-тригер 1, а на обратния се задава единичен сигнал. На изходния изход на устройството се задава нулев сигнал. В това състояние устройството е готово за работа. Когато първият управляващ сигнал/първи часовник/единичен сигнал пристигне на входа I на устройството, сигналът пристига на входа C на JK-тригера 1, първия вход на първия двувходящ елемент И 2 и първи вход на двувходния елемент И-НЕ 5. На изхода на първия елемент И 2 се появява в този случай единичен сигнал, пристигащ на първия вход на двувходен ИЛИ елемент, на изхода на който и на изхода на устройството се появява единичен сигнал. В същото време единичен сигнал се подава към входа на закъснителната линия 4. На изхода на двувходния NAND елемент 5 се съхранява единичен сигнал, предаван на втория вход на втория двувходящ елемент А 6, на изхода на който се съхранява нулев сигнал. След края на първия управляващ сигнал на входа In на устройството, J-K-flip-flop 1 превключва в състоянието на единичен сигнал на директния изход и нула на обратното. В този случай единичен сигнал се съхранява на изхода на двувходния елемент И-НЕ елемент 5, а на изхода на втория двувходен елемент И 6 се появява единичен сигнал, който се предава на третия вход на тривходен елемент ИЛИ 3. По време на превключване на JK-тригер 1 и втория елемент И 6, ИЛИ елемент 3 съхранява на изхода си единичен сигнал поради забавяне на единичен сигнал на втория си вход на изходния сигнал на единицата на линията за забавяне 4. На изхода на първия елемент с два входа И 2 се появява нулев сигнал, който не променя единичния сигнал на изхода на устройството. Вторият входен управляващ сигнал/втори часовник/влиза във втория вход на двувходния елемент И-НЕ 5, превключвайки единичния му изходен сигнал на нула, който се подава към втория вход на втория двувходящ елемент И 6. На неговият изход се появява нулев сигнал, който отива към третия входен елемент ИЛИ 3. В този случай елемент ИЛИ 3 получава нулеви сигнали на всички входове и нулев сигнал се появява на изхода на устройството. След края на втория входен сигнал J-K-flip-flop 1 преминава в нулевото състояние на директния и единичен - обратен изход. Схемата на устройството се връща в първоначалното си състояние.