MP-УСТРОЙ НА БАЗАТА НА MP KR580VM80A

Опростена блок-схема на изчислително устройство, базирано на I8080 MP (KR580VM80A), е показана на фиг. 6.9. Това е най-простият микрокомпютър с минимална конфигурация, чиято структура е частен случай на обобщената структура на микрокомпютъра, показана на фиг. 6.1.

kr580vm80a
Нека разгледаме по-отблизо процеса на изпълнение на командите. Този процес се разпада на машинни цикли, които са обозначени с М1. М5. Броят на циклите в една команда може да бъде от един до пет. От своя страна всеки цикъл на машината се състои от цикли, обозначени с Т1. Т5. Един машинен цикъл може да има от три до пет цикъла на часовника. Това означава 5 вида тактови цикли, тъй като във всеки часовник се извършва определено действие за изпълнение на машинен цикъл. В същото време броят на тактовите цикли като интервали от време може да бъде значително по-голям поради тактовите цикли T2, които ще бъдат разгледани по-долу. Във всеки цикъл на машината се осъществява един достъп до паметта или PPU в различни версии. Всяка такава опция се извиква състояние цикъл. Общо в MP KR580 са възможни 10 състояния на машинния цикъл. Това са извличане на първия байт на командата, четене от паметта, запис в паметта, четене от стека, запис в стека, вход от LCP, изход през LCP, потвърждение на прекъсването, потвърждение за спиране, потвърждение за прекъсване при спиране. В този случай първият машинен цикъл на всяка команда винаги е извличането на първия байт на командата.

Във всички машинни цикли първите три цикъла (T1, T2, T3) се използват за организиране на обмена с памет и PPU. Тикове T4 и T5 (ако има такива) - за извършване на вътрешни операции в MP. По този начин процесът на изпълнение на инструкциите се състои от толкова машинни цикъла, колкото е необходим броят на повикванията към паметта или PPU за изпълнението им.

цикъл машината

На фиг. 6.10 показва времевата диаграма на цикъла M1 от пет цикъла (първият машинен цикъл от всяка инструкция). Тактовите цикли се отчитат от положителните ръбове на импулса F1. Действията на процесора за внедряване на машинния цикъл M1 са както следва: