Синхронизация в цифрови устройства
В синхронните автомати всяко състояние е стабилно и преходни временни състояния не възникват. Концепцията за справяне с последиците от рискове и състезания в синхронни автомати е проста - приемането на информация в елементи на паметта е разрешено само след завършване в преходната схема. Това се осигурява от параметрите на синхронизиращите импулси, които задават интервалите от време за завършване на определени процеси. В сравнение с асинхронния, синхронният AP е много по-лесен за проектиране.
Към днешна дата и за доста дълъг период от време, основният начин за изграждане на AP трябва да се счита за използване на часовник, т.е.синхронни машини.
Синхронизацията се извършва от генератор на часовник, чиито сигнали се разпределят във всички части на устройството и позволяват получаването на данни от елементи на паметта - синхронни тригери. Той организира последователността на операциите във времето при обработка на информация в контролния център. Скоростта на обработка се задава от честотата на тактовия сигнал.
Обобщеният път за обработка на информация за синхронната организация на процесите може да бъде представен чрез редуване на комбинационни вериги на CC и елементи на паметта на EP, което отразява работата на CC както в пространственото редуване на CC и EP (Фиг. същото оборудване (фиг. 29, б).
По време на работа KC устройството преобразува данни според една или друга логическа зависимост и EF ги получава след края на преходните процеси, т.е. когато истинските стойности на сигнала се установят на изходите KC.
В CC пътищата от входове до различни изходи не са идентични. За да се изчисли системата за синхронизация, е необходимо да се изчислят минималните и максималните закъснения на сигнала в CC. За да се изчисли минималното закъснение, е необходимо да се вземат предвид минималните закъснения на елементите и да се намери най-краткият път от входовете до един от изходите на CC (кратък по смисъла на времето за движение на сигнала). Като се вземат предвид максималните закъснения на елементите, се изчислява най-дългият път на сигнала до изхода на CC. Τᴀᴋᴎᴍ ᴏϬᴩᴀᴈᴏᴍ, закъснения и .
Временната неидентичност на пътищата към различни изходи на CC затруднява премахването на критичните временни състояния на сигналите. От тази гледна точка биха били желани едни и същи закъснения за всички изходи на CC.
Параметри на часовника
Периодът на тактовите импулси (синхронизиращи импулси) е сумата от продължителността на импулса и паузата (фиг. 30). Продължителността на импулса трябва да е достатъчна за надежден запис на информация в спусъка; този параметър е зададен в паспортните данни на спусъка. Като го обозначим чрез, можем да запишем условието .
Тригерите ще получат ново състояние след максимума на закъсненията и превключването им. Параметрите често са близки, но те могат да се различават с фактор два или повече. Разликата се обозначава с. Приемайки ново състояние, тригерите по този начин формират нови стойности на сигнала на входовете на CC. След това, преди ново приемане на данни, трябва да мине достатъчно време, за да премине сигналът по най-дългия път до CC плюс предварително зададеното време. Поради тази причина за продължителността на паузата имаме съотношение:
Минималният период на тактовите импулси е равен и тяхната честота е .
В интервала от до след превключване на тригерите изходните сигнали на CC не съответстват нито на старата, нито на новата стойност (данните са нестабилни).
За много вериги, особено за LSI/VLSI, забавянето на сигнала в комуникационните линии играе важна роля, която трябва да се оцени, като се вземе предвид топологията на взаимните връзки. Поради тази причина в ранните етапи на проектиране изчисляването на параметрите за синхронизация трябва да бъде само ориентировъчно.
Определени изисквания се налагат и върху стръмността на синхронизиращите импулсни фронтове. Той не трябва да пада под допустимата граница. Причините за това ограничение са, че първо, при твърде плитки фронтове, изходните вериги на елементите могат да останат твърде дълго под действието на проходни токове и, второ, фактът, че с малка стръмност на синхронизиращите импулсни фронтове, разпръскването на праговете на работа на ES води до разпръскване на моменти, превключващи ги. Това обстоятелство е особено важно за вериги, базирани на елементи от типа CMOS, които се характеризират с повишено разпръскване на праговете на реакция.
Важна характеристика на системата за синхронизация е поетапно, което се определя от броя на синхронизиращите импулси в един период на синхронизация (с други думи, броя импулсни последователности, използвани за синхронизиране на устройството). Фазата зависи от вида на задействанията, използвани в устройството, от метода за обмен между функционални единици, изискванията за скорост и хардуерната сложност на устройството.
Обикновено са необходими импулси на часовника, за да осигурят голям брой елементи от паметта. Обикновено тактовите импулси се задават от един генератор и понякога се използват от хиляди или повече елементи от паметта. Опитът да се използва мощен генератор с синхронизиращи сигнали от него към всички елементи на паметта за сложни устройства се оказва, като правило, неуспешен, главно поради смущения, причинени от вериги за синхронизация с голям ток.